PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-222739

(43) Date of publication of application: 30.08.1996

(51)Int.CI.

H01L 29/78

H01L 21/336 H01L 21/28

H01L 21/316

(21)Application number: 07-049293

(71)Applicant: NEC CORP

(22)Date of filing:

15.02.1995


(72)Inventor: USAMI TATSUYA

(54) METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To prevent formation of low quality oxide film due to abnormal oxidation when forming oxide film by a heat treatment step on the surface of a silicide laver.

CONSTITUTION: When a WSi layer (silicide layer) 15 is formed on a semiconductor substrate 11 to form an oxide film 18 on the surface of the WSi layer 15 by thermal oxidizing process, the oxygen contamination in a heat treatment furnace in the case of feeding semiconductor device in the furnace is checked later to be slowly oxidized at high temperature. Through? these procedures, the rapid oxidation of the WSi layer can be checked by checking the oxygen contamination in the furnace, thereby checking the abnormal oxidation of the WSi layer. Furthermore, a high quality oxide film can be formed by forming the oxide film at high temperature.



LEGAL STATUS

[Date of request for examination]

15.02.1995

[Date of sending the examiner's decision of

16.03.1999

rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3093600

[Date of registration]

28.07.2000

[Number of appeal against examiner's decision 11-06248


of rejection]

[Date of requesting appeal against examiner's 15.04.1999

decision of rejection]

[Date of extinction of right]

Copyright (C): 1998,2003 Japan Patent Office



(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-222739

(43)公開日 平成8年(1996)8月30日


(51) Int.Cl. ⁶		識別記号	庁内整理番号	FΙ				技術表示箇所
H01L	29/78			H01L	29/78	3 0	1 P	
	21/336				21/28	3 0) 1 T	
	21/28	301			21/316		S	
	21/316							
				審査	請求有	請求項の数	4 F	D (全 5 頁)
(21)出願番号		特願平7-49293		(71)出願	人 000004	4237		
					日本電	复株式会社		
(22)出願日		平成7年(1995)2			港区芝五丁目	7番1	号	
				(72)発明:	者 字佐美			
							7番1	号 日本電気株
					式会社			
			•	(74)代理	人 弁理士	: 鈴木 章夫	:	

(54) 【発明の名称】 半導体装置の製造方法

(57)【要約】

【目的】 シリサイド層の表面に熱処理により酸化膜を 形成する際に、その異常酸化による低品質の酸化膜が形 成されることを防止する。

【構成】 半導体基板11上にWSi層(シリサイド層)15を形成し、そのWSi層15の表面に熱酸化処理により酸化膜18を形成するに際し、半導体基板を熱処理炉に入れる際に炉内の酸素混入を防止し、その後高温で緩やかな酸化処理を行う。炉内への酸素の混入を防ぐことで、WSi層が急激に酸化されることが防止でき、WSi層における異常酸化が防止される。また、その後に高温で酸化膜を形成することで、高品質の酸化膜の形成が可能となる。



1

【特許請求の範囲】

【請求項1】 半導体基板上にシリサイド層を形成し、そのシリサイド層の表面に熱酸化処理により酸化膜を形成する工程を含む半導体装置の製造方法において、前記半導体基板を熱処理炉に入れる際に、炉内の酸素混入を防止し、その後高温で緩やかな酸化処理を行うことを特徴とする半導体装置の製造方法。

【請求項2】 半導体基板を熱処理炉に入れる際に、炉内に窒素を充満させておく請求項1の半導体装置の製造方法。

【請求項3】 シリサイド層がタングステンシリサイド層であり、その表面に熱処理によりシリコン酸化膜を形成する請求項1または2の半導体装置の製造方法。

【請求項4】 半導体基板を熱処理炉に入れる際の温度を500℃以下とし、その後500℃以上の高温処理中で緩やかな酸化を行う請求項3の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は多結晶シリコンで構成される配線層にシリサイド層を形成して動作の高速化を図った半導体装置の製造方法に関する。

[0002]

【従来の技術】従来から半導体装置の配線層として多結晶シリコンを用いたものが提案され、かつその配線抵抗を低減して動作速度を高めるために配線層にシリサイド層を形成したものが提案されている。例えば、図3はその一例を製造工程順に示す図である。先ず、図3(a)に示すように、シリコン基板21を酸化して素子分離酸化膜22とゲート酸化膜23を形成し、その上にCVD法により100nm~200nm程度の多結晶シリコン膜24を堆積し、さらにスパッタ法により100nm~300nm程度のWSi膜(タングステンシリサイド膜)25を形成する。

【0003】次いで、フォトリソグラフィ法ににより、これらのWSi膜25と多結晶シリコン膜24をパターニングし、図3(b)に示すようにゲート電極26を形成する。その後、ゲート電極26をマスクとして不純物のイオン注入を行って低濃度の浅いソース・ドレイン拡散層29を形成する。この後、不純物活性化を含めLD40 D構造を形成するために約800℃の高温減圧CVD法により鎖線で示すようにSiO,膜27を約200nm程度堆積し、これを反応性イオンエッチングによってエッチングして図3(c)に示すようにゲート電極26の側面にSiO,膜27を残して側壁を形成する。

[0004] この側壁27を形成することにより、WS i 膜25の上面が露出されるため、その後のイオン注入の際のマスクとして、全面に約800℃の高温減圧CV D膜28を20nm程度成長する。しかしながら、この WS i 膜25の熱処理工程で大気の酸素の巻き込みがあ 50

ると、WSi膜25が深く酸化され、図3(d)に示すようにWSi膜25の上面に異常酸化膜28Aが形成される。この異常酸化膜28AはSiO。とWO、からなるものと考えられ体積膨張は約2.7倍に達し、この異常酸化膜28Aによってゲート電極26の抵抗は大幅に増大し、またしばしば膜が剥がれるといった問題が生じる。

【0005】との異常酸化膜が形成される原因について 検討すると、このWSi膜25の異常酸化は図3(b) 後の酸化膜27の形成工程では生じていないことから、 WSiが結晶化されていることが前提となっている。こ の異常酸化に対して特開平4-266031号公報に記 載されている説明では、この現象はWSi_x 膜がアモル ファス状態では酸素混入雰囲気に晒したときにWSi_{*} 中のSiが主として酸化されて酸化膜(SiO゛)が形 成され、これが表面を覆ってその後の酸化が抑えられ る。これに対して、WSi、膜が結晶化されてWSi、 結晶粒が表面を覆っていると酸素混入雰囲気に晒したと き酸化によるSiの消費に対してSiの供給が不十分と なり₩が直接酸化される事態になるものと思われる。 【0006】このため、前記公報では、1度目の熱処理 により、金属シリサイドが結晶化した後に、酸素混入の 熱処理に先立って露出している金属シリサイド膜表面を 再度シリコン膜で覆い、その後に酸化熱処理してシリコ ン膜を酸化膜に変換することで金属シリサイド膜の異常 酸化を防止するようにしている。

[0007]また、他の対策として、特開平2-740 31号公報では、シリサイドが結晶化した後、露出シリ サイド表面を500℃以下で処理して酸化膜を被膜を形 30 成している。とのため、低温での処理のため、結晶化さ れたWSi,表面が酸化されることがなく、WSiの酸 化が防止される。

[0008]

【発明が解決しようとする課題】しかしながら、とれら公報に記載の対策では、1度目の熱処理によってシリサイドが結晶化された後の熱処理前にシリコン膜で表面を被覆するという、特開平4-266031号公報の対策では、シリコン膜を形成した後の酸化処理の工程数が余分にかかり、工程数が増えるという問題がある。

【0009】また、500℃以下でSiO、堆積するという、特開平2-74031号公報の対策では、膜中不純物の増加や薄膜の均一性の悪化等の膜品質の低下により特性の不安定を招き、またイオン注入の拡散のための熱処理工程と異常酸化防止用の膜を堆積する工程が2工程かかり、工程数が増えるという問題が生じる。

[0010]

【発明の目的】本発明は、製造工程を増やすことなく、 しかも特性の安定化を図る一方で、シリサイド層の異常 酸化を防止することを可能にした半導体装置の製造方法 を提供することにある。

[0011]

【課題を解決するための手段】本発明の製造方法は、半 導体基板上にシリサイド層を形成し、そのシリサイド層 の表面に熱酸化処理により酸化膜を形成するに際し、半 導体基板を熱処理炉に入れる際に炉内の酸素混入を防止 し、その後高温で緩やかな酸化処理を行うことを特徴と する。

【0012】例えば、半導体基板を熱処理炉に入れる際 に、炉内に窒素を充満させておき、炉内への酸素の混入 を防止する。また、シリサイド層がタングステンシリサ 10 イド層であり、その表面に熱処理によりシリコン酸化膜 を形成する場合には、半導体基板を熱処理炉に入れる際 の温度を500℃以下とし、その後500℃以上の高温 処理中で緩やかな酸化を行うことが好ましい。

[0013]

【作用】シリサイド層上に酸化膜を成長する際に、炉内 への酸素の混入を防ぐことで、シリサイド層が急激に酸 化されることが防止でき、シリサイド層における異常酸 化が防止される。また、その後に髙温で酸化膜を形成す ることで、高品質の酸化膜の形成が可能となる。

[0014]

【実施例】次に、本発明について図面を参照して説明す る。図1は本発明をMOS型半導体装置に適用した一実 施例を製造工程順に示す断面図である。先ず、図1

(a) に示すように、シリコン基板11の表面に酸化処 理を施し、Si〇、膜(シリコン酸化膜)からなる素子 分離酸化膜12とゲート酸化膜13を形成する。そし て、その上にCVD法によって100nm~200nm 程度の厚さの多結晶シリコン膜14を堆積し、続いてス パッタ法によって100nm~300nm程度のWSi 膜(タングステンシリサイド膜)15を形成する。

【0015】次いで、図1(b)のように、フォトレジ ストを用いたフォトリソグラフィ法により、これらの₩ Si膜15と多結晶シリコン膜14をパターニングし、 ゲート電極16及び図外の配線を形成する。その後、ゲ ・ート電極をマスクとして不純物のイオン注入を行って低 濃度の浅いソース・ドレイン拡散層19を形成する。

【0016】その後、図1(c)に鎖線で示すように、 不純物活性化を含め、LDD構造を形成するために約8 00℃の高温減圧CVD法によりSiO,膜(シリコン 40 膜を形成することができる。 酸化膜) 17を約200nm程度堆積し、続いてこれを 反応性イオンエッチングによってエッチングすることで ゲート電極側面にSi〇、膜17を残し、側壁とする。 このエッチングによりWSi膜15の上面は露出され

【0017】しかる後、図1(d)のように、全面に約 800℃の高温減圧CVD法によりSiO, 膜18を2 Onm程度成長する。とのSiO、膜18は、後工程で のLDD構造を形成する際のイオン注入に際して、ゲー ト電極をマスクするためのものである。このとき、入炉 50 6031号公報の技術に比較して、シリコン膜の形成や

時に炉内と炉下にN、を充満させ、大気の酸素混入を遮 断して急激な酸化を防ぐようにする。これにより、高温 熱処理によって形成される良質の薄い酸化膜によって₩ Si膜の表面が覆われることになり、この場合、WSi 膜15の異常酸化が生じることなくSiO, 膜18が成 長できる。

【0018】 ここで、本発明においては、図2に示すよ うに、前記したイオン注入のマスク用の高温減圧CVD 酸化膜の入炉時に500℃以下で入炉を行い、炉内を真 空引きし、かつ炉内をN、で充満状態にした後、約80 O℃に温度を上げCVD膜を成長させると、WSi膜1 5の異常酸化を防止できる。との理由は、500℃以下 で入炉すると、入炉時の急激な酸化を防いで、その後N 、中での800℃熱処理でWSi膜15上に薄い酸化膜 を形成でき、その後の酸化膜成長を行ってもWSi膜1 5上の薄い酸化膜によりWSi膜15の異常酸化が防止 できる。

【0019】因みに、本発明の製造方法により形成した 酸化膜と、前記した特開平2-74031号公報のよう 20 に500℃以下で成長した酸化膜とを比較した場合、公 報記載の技術では20 nm以下の膜厚均一性(R/2 X)が5~10%であったのに対し、本発明方法では高 温減圧CVD酸化膜を使用しているために1~6%程度 と膜厚均一性の向上が図れ、さらにはトランジスタの特 性安定を得ることが可能とされた。

【0020】ととで、前記実施例では本発明のシリサイ ド層としてWSiの場合を例として説明しているが、M o (モリブデン)、Ti (チタン)等の金属を用いたシ リサイド層においても同様に本発明を適用することがで 30 きる。ただし、この場合は使用する金属の種類によって 前記した温度を多少相違させることが必要となることも ある。

[0021]

【発明の効果】以上説明したように本発明は、シリサイ ド層の表面に熱酸化処理により酸化膜を形成するに際 し、半導体基板を熱処理炉に入れる際に炉内の酸素混入 を防止し、その後高温で緩やかな酸化処理を行うので、 シリサイド層における急激な酸化を防止して異常酸化を 防止でき、かつ一方では高温の酸化により高品質の酸化

【0022】例えば、半導体基板を熱処理炉に入れる際 に、炉内に窒素を充満させておくことで、炉内への酸素 の混入を防止することができる。また、シリサイド層が タングステンシリサイド層の場合には、半導体基板を熱 処理炉に入れる際の温度を500℃以下とし、その後5 00℃以上の高温、例えば800℃の処理中で緩やかな 酸化を行うことで、シリサイド層の異常酸化を防ぎ、髙 品質の酸化膜が形成される。

【0023】また、本発明の方法では、特開平4-26

その後の酸化工程が削減でき、製造工程が簡略化でき る。また、特開平2-74031号公報の技術に比較し て、高温での酸化膜成長を行うことができ、膜厚均一性 が向上され、高品質化が可能となる。また、不純物の活 性化のための高温熱処理と酸化膜成長を1工程で行うと とができるという効果がある。

【図面の簡単な説明】

(c)

【図1】本発明の一実施例を製造工程順に示す断面図で ある。

【図2】本発明における工程の一部の温度管理の状態を*10 18 SiOz膜

*説明するための図である。

【図3】従来の製造方法の一例を工程順に示す断面図で ある。

【符号の説明】

11 シリコン基板


14 多結晶シリコン膜


WSi膜 15

16 ゲート電極


17 SiOz 膜

【図1】






【図2】



[図3]



THIS PAGE BLANK (USPTO)